www.siplace.ru

Оборудование для SMD линии

dialsmt.ru

SMT оборудование.
Сделано в России

www.compensation.ru

Оборудование для компенсации реактивной мощности и щитовое оборудование

www.contaclip.ru

Электротехническая продукция. Измерительные приборы

www.dialelectrolux.ru

Электронные компоненты

бесплатный номер для регионов

+7 (495) 995-20-20

сделать заказ, задать вопрос

sales@dialcomponent.ru

отправить письмо

Новости

Поздравляем с открытием ЧМ 2018!

Подробнее

Поздравляем с Днем великой Победы!

Подробнее

Календарь событий

Март 2014

Статьи

Технология CSTBT 6 поколения IGBT Mitsubishi.

Новый модуль был разработан для применения в мощных промышленных установках. Модуль вобрал в себя все новые чип технологии, благодаря чему он позволяет обеспечить безопасную работу с низкими потерями в особо мощных промышленных установках. Работа модуля основана на новой технологии CSTBT. В модуле организована как оптимизация работы полумоста с высокими токами в совокупности с низкими потерями, так и ряд конструктивных особенностей направленных на облегчение сборки мощных инверторов.

CSTBT технология

Использование IGBT в инверторах с номиналом мощности, измеряемом в мегаваттах, потребовало кардинально пересмотреть базовую конструкцию силового прибора. Разработчики столкнулись с рядом сложных задач. Первой из них стал вопрос поддержания низкого уровня самоиндукции модуля, для осуществления контроля переходного напряжения, и в тоже время сохранения и уменьшения габаритных размеров устройства. Решением этой проблемы обычно становиться уменьшение размеров самого кристалла и как следствие всей силовой составляющей. Однако такое решение приводит к появлению другой проблемы: Как избавиться от потерь в сотни киловатт на столь маленькой теплоотводящей поверхности. Кроме того масса и сложность рабочей шины и системы охлаждения для такого модуля приводит к увеличению стоимости производства в целом инвертора.

Рис. 1 Рис. 2

На рис. 1 приведена эквивалентная схема для модели идеального IGBT в открытом состоянии. Эта схема наглядно показывает что напряжение VCE (sat) может быть представлена в виде суммы прямого напряжения через диод PIN и падения сопротивления на MOSFET. Падение напряжения на MOSFET может быть снижено за счет увеличения ширины канала на единице площади чипа. Структура траншейного затвора высокой плотностью была разработана именно для увеличения ширины канала. В тоже время такая структура позволила избавиться от паразитного сопротивления на MOSFET. В результате компонентом сохраняющий высокий показатель падения напряжения остается PIN диод

Обычно PIN диод имеет симметричное распределение избыточных носителей в n-области, как показано кривой (рис. 2). Кривая показывает, что распределение избыточных носителей в траншейных IGBT отличается от идеальных постоянным снижением этого показателя по мере приближения к эмиттеру. Такое поведение становится наиболее ярко выраженным в устройствах с высоким порогом запирающего напряжения. Снижение концентрации носителей в пределах эмиттера значительно увеличивает сопротивление PIN диода, что в результате приводит к увеличению напряжения необходимого для открытия транзистора. Для стабилизации концентрации носителей была разработана технология CSTBT

         Рис. 3а                Рис. 3б

CSTBT чипы имеют дополнительный барьерный n-слой. Барьерный слой позволяет изменить распределение носителей, как показано на рис. 2 кривая C. В результате распределения носителей близкому к идеальному проводимость n-слоя увеличивается. Увеличение проводимости позволяет снизить величину напряжения насыщения. Рис. 3а и 3б показывает структуру ячейки кристаллов обычного траншейного транзистора и CSTBT. Главной отличительной чертой является наличие барьерного n-слоя вблизи эмиттера. В дополнение к барьерному слою, новые CSTBT чипы основаны на оптимизированной вертикальной структуре LPT. Схематическое сравнение LPT технологии, стандартной NPT технологии и эпитаксиальной PT технологии представлено на рис. 4.

Рис. 4

Ключевой фактор LPT структуры это оптимизированная n-область, она достаточно тонкая для обеспечения низкого VCE(sat) и в тоже время обеспечивает допустимый порог безопасной работы. Для буферного n-слоя характерно высокое напряжение пробоя и низкий ток утечки в совокупности с оптимальными показателями пропускной способности. Толщина n-слоя выбирается таким образом, что бы область без носителей находилась на коллекторе, в момент подачи напряжения на закрытый транзистор. Тем не менее, при нормальном режиме работы, область без носителе не достигает буферного слоя, в связи с чем характеристики работы LPT схожи с NPT. Еще одна особенность LPT технологии это оптимизированные n+ слой и коллектор, которые обеспечивают контроль над концентрацией носителей в n-слое. В результате достигаются необходимые параметры переключения, без необходимости контроля цикла работспособности носителей.

Рис. 5

Новые CSTBT чипы изготавливаются из недорогого без эпитаксиального материала n-типа. Рис. 5 показывает высокую плотность ячеек обычных траншейных IGBT. Высокая плотность помогает уменьшить VCE(sat), благодаря снижению сопротивления MOSFET. К сожалению MOSFET составляющая структуры снижает сопротивляемость устройства токам короткого замыкания. Из за низких характеристик импеданса короткого замыкания, ток достигает критической отметки раньше чем устройство насыщается и ограничивает токи. Ток насыщения короткого замыкания (ток самоограничения) траншейных IGBT при VCE =15V, более чем в 15 раз превышает допустимый. Из-за этого время которое транзистор способен держать ток короткого замыкания без разрушения составляет около 5мкс. Что бы увеличить стойкость транзисторов к токам короткого замыкания в промышленных установках, необходимо устанавливать дополнительные ограничители сети, что бы снизить напряжение на затворе в условиях короткого замыкания. К сожалению это увеличивает сложность устройства в целом и соответственно увеличивает затраты на его производство и обслуживание. Другой вариант решения подобной проблемы – это создание кристалла с низким значением насыщения тока короткого замыкания.

Как было сказано выше, за насыщение тока короткого замыкания отвечает MOSFET составляющая структуры IGBT. Одним из эффективных способов снижения порога насыщения и улучшения стойкости к коротким замыканиям является уменьшение ширины канала MOSFET составляющей. Этого можно достичь используя широкий шаг ячеек в структуре IGBT, как показано на рис. 5c. Однако такой шаг приводит к увеличению сопротивления MOSFET, что в свою очередь значительно повышает VCE(sat). CSTBT технология позволяет использовать больший шаг в структуре без существенного увеличения VCE(sat). Выбор соответствующего шага ячеек позволяет оптимизировать сопротивление и производительность MOSFET и PIN составляющей структуры, что обеспечивает низкий номинал VCE(sat) в условиях тока короткого замыкания, и повышение времени, которое IGBT может держать токи короткого замыкания, до 20 мкс. Такого времени достаточно чтобы безопасно отключить оборудование и избежать установки дополнительных ограничивающих устройств. В тоже время CSTBT структура повышает проводимость в открытом состоянии.

Выбор оптимального шага ячейки позволяет устройству получить компромиссное решение между номиналами сопротивления току короткого замыкания и напряжения насыщения. Для оборудования не требующего высокого номинала сопротивления токам короткого замыкания, изменение шага ячеек может быть использовано для снижения показателя VCE(sat). Использование такой структуры наиболее применим для высоковольтных устройств. Технология гибкого внесения изменений в структуру получила название PCM. Схематическое изображение получаемой структуры представлено на рис. 6. Как видно из рисунка, шаг ячеек регулируется сохраняя высокую плотность структуры.

Рис. 6

Поликремневая составляющая "пустой" ячейки соединен непосредственно с эмиттером. Это соединение позволяет стабилизировать сток потенциала в условиях короткого замыкания. Поведение чипов PCM CSTBT в условиях короткого замыкания представлено на рис. 7, а таблица 1 приводит сравнение разных технологий IGBT по ключевым параметрам.

Рис. 7

Табл. 1

Литература

[1] H. Takahashi, et al. “Carrier Stored Trench-Gate Bipolar Transistor (CSTBT) - A Novel Power Device for High Voltage Application” The 8th International Symposium on Power Semiconductor Devices and ICs 1996
[2] E. Motto, et al. “Characteristics of a 1200V PT IGBT With Trench Gate and Local Life Time Control”, IEEE Industry Applications Society 1998
[3] H. Iwamoto, et al. “A New Punch Through IGBT Having A New N-Buffer Layer” IEEE Industry Applications Society 1999
[4] H. Nakamura, et al. “Wide cell pitch 1200V NPT CSTBTs With Short-Circuit Ruggedness” International Symposium on Power Semiconductor Devices and ICs 2001